晶圆级芯片I/O带宽瓶颈分析
💡 灵机 AI 深度洞见与核心提炼
片外带宽一直是晶圆级芯片的短板。WSE-3 拥有惊人的晶圆上 SRAM 带宽，但一旦数据需要离开晶圆，一切都会变慢。这之所以重要，是因为晶圆仅能容纳 44GB 的 SRAM，因此大模型会被分散到多块晶圆上，而每增加一块晶圆，就意味着有更多数据需要穿越这条带宽受限的 I/O 路径。长上下文会让情况更糟，因为 KV 缓存会进一步推高所需晶圆数量。（1/3）🧵 图片来源：Cerebras
信源媒体：X：SemiAnalysis (@SemiAnalysis_)
访问出处网页 ↗